Graphene transistor speeds up
http://physicsworld.com/cws/article/news/37204;jsessionid=9D91627B5DBBC29106A7A9D48E1B866A
グラフィントランジスタというのはグラフィン（グラファイト薄膜）をシリコン上にマッピングして構成される半導体デバイスのことで、グラフィンが持つ高い電子輸送率と高電子密度の特性を生かした次世代の半導体材料と考えられている。グラフィンの形状は、丁度炭素結晶で構成されるカーボンナノチューブを縦に切って２次元シート状に広げたようなもので、その厚みは原子数個分に相当する。無線通信のインフラ整備は、高性能カーナビゲーションシステムや飛行通信や人工衛星などの高速移動通信、通信回線の拡大などへ今後需要拡大が見込まれているにも拘らず、現在の半導体技術では出力性能に限界が見え始めている。これは一重にシリコンベースのデバイスサイズが限界に達しつつあるためと考えられている。デバイスが小さければその分電子の移動距離を縮めることが出来る（スケーリングという）ため、省電力・高出力システムを構築することが可能となる。グラフィンは現在のシリコントランジスタの限界サイズ４０ｎｍ*1を下回る素材と期待されている。またグラフィン上で電子は質量ゼロ粒子のように振舞うという特殊な性質があり、非常に高いキャリア移動能力*2を持ちつつ、現在最高の電子密度をもつＧａＮ（窒化ガリウム）結晶と同程度の電子密度を保つ理想的な半導体素材と考えられている。
しかし、その極度なまでの薄さから回路としてシリコン上にグラフィンをマップすることは技術的に難しい。紹介している論文ではようやく現在の最高周波数の１０分の１の大きさである２６ＧＨｚを実現できた結果を示したとのこと。ようやくとはいえ２００４年から７年程度の開発でここまで達成できたことは驚くべきペースだと強調している（シリコントランジスタの開発は５０年近く要している）。この開発の肝の部分はゲート長の長さと絶縁膜性能である。ゲート電圧を上げてもリーク電流を抑えるためには、ゲート長を５０ｎｍ以下に抑え絶縁膜容量（絶縁膜の薄さ）を増大する必要性がある。それらが実現できれば、テラヘルツ帯をたたき出す次世代トランジスタへの道が開けると期待できる。
炭素結晶膜は半導体技術のブレークスルーとなりえるのかもしれない。
*１/８追加
グラフィン状の格子空間でモンテカルロシミュレーションを試みた面白そうな論文が発表されていた。
*１／９追加
コストを抑えつつキャリア移動度を増進させる方法として歪みシリコンがよく用いられる。歪みシリコンとはGeSi上にSi膜を敷き詰めることで、GeSiの格子間隔とSiの格子間隔の違い（GeSiの方が粗い格子結晶）から上皮のSi膜に応力が加わり歪みが生じる.シリコンが歪むことで、格子が異等方的となり電子同士の散乱が低減し、結果電子の移動度が増すというカラクリ。歪みの度合いを増すことで電子移動度は４０％ほど向上させることができる。さらに歪みの方向をゲート長を圧縮させる方向にコントロールさせることでリーク電流を７０％抑えることも可能だという。
